2018高清国产一区二区三区-国产黄色视频免费在线观看-欧美激情欧美精品一区二区-免费国产一级片内射老妇

眾所周知，我們生活在(zai)一個數(shu)(shu)字大爆炸的(de)(de)時代(dai)，需(xu)要處理(li)的(de)(de)數(shu)(shu)據比以(yi)往任何時候(hou)都多，存儲(chu)器在(zai)數(shu)(shu)據流中(zhong)起(qi)著(zhu)關鍵作(zuo)用。存儲(chu)技術(shu)發展更迭50年，逐漸形成了SRAM、DRAM及Flash這三大主要領域。但(dan)是隨著(zhu)半導體制(zhi)(zhi)造技術(shu)持續朝更小的(de)(de)技術(shu)節點邁進(jin)，傳統的(de)(de)DRAM和NAND Flash面臨越(yue)來(lai)越(yue)嚴峻(jun)的(de)(de)微縮挑戰(zhan)；再加上由于這些存儲(chu)技術(shu)與邏(luo)輯計(ji)算單(dan)元之間(jian)發展速度的(de)(de)失配，嚴重制(zhi)(zhi)約(yue)了計(ji)算性(xing)能和能效的(de)(de)進(jin)一步提升。

因此(ci)，業界開始對(dui)新(xin)(xin)型(xing)存(cun)儲(chu)技(ji)術(shu)寄予厚望。越來越多的新(xin)(xin)型(xing)技(ji)術(shu)迅速涌(yong)現，例如(ru)將(jiang)處理任務(wu)移到內存(cun)附近甚至是內部，分(fen)別對(dui)應為近存(cun)計算(suan)(suan)和存(cun)內計算(suan)(suan)，以此(ci)來提高效率(lv)。他們使用(yong)新(xin)(xin)型(xing)的存(cun)儲(chu)材料和機制來存(cun)儲(chu)數(shu)據(ju)。

臺積(ji)電作為追逐先進工藝的扛(kang)把子，對于新(xin)型(xing)存(cun)(cun)(cun)儲(chu)(chu)技術的布局也(ye)是緊鑼密鼓，畢(bi)竟邏輯和存(cun)(cun)(cun)儲(chu)(chu)是芯片重要的兩條腿，一(yi)個也(ye)不能落下。臺積(ji)電在(zai)研的新(xin)型(xing)存(cun)(cun)(cun)儲(chu)(chu)器解決方案(an)主(zhu)要涉及磁(ci)阻式(shi)隨(sui)機存(cun)(cun)(cun)取存(cun)(cun)(cun)儲(chu)(chu)器（MRAM）、電阻式(shi)隨(sui)機存(cun)(cun)(cun)取存(cun)(cun)(cun)儲(chu)(chu)器 （RRAM）、相變隨(sui)機存(cun)(cun)(cun)取存(cun)(cun)(cun)儲(chu)(chu)器 （PCRAM）、鐵(tie)電RAM等(deng)。臺積(ji)電近年來積(ji)極推動(dong)將嵌(qian)入式(shi)閃存(cun)(cun)(cun)（sFlash）改(gai)成MRAM和ReRAM等(deng)新(xin)型(xing)存(cun)(cun)(cun)儲(chu)(chu)制(zhi)程。

MRAM

在新興的非易(yi)失性(xing)二(er)進制(zhi)存儲器中，自(zi)旋轉矩(ju)傳遞(di)RAM （STT-MRAM）、自(zi)旋軌道轉矩(ju)RRAM （SOT MRAM）和壓控MRAM （VC MRAM）因其(qi)工(gong)作電壓低、速度快和耐用性(xing)以及先進的CMOS技(ji)術兼容性(xing)而(er)特別具有吸引力。

臺積電(dian)研發STT-MRAM解決方案(an)主要是用來克服嵌入式閃存(cun)技(ji)術的(de)擴展限制(zhi)。在2021年IEEE會議(yi)上，臺積電(dian)展示了嵌入16nm FinFET CMOS工(gong)藝的(de)STT-MRAM的(de)可(ke)靠(kao)性和抗磁性。

此外(wai)，臺(tai)(tai)積(ji)電(dian)(dian)還(huan)在積(ji)極探(tan)索(suo)SOT-MRAM和VC-MRAM，并與外(wai)部研究實(shi)驗(yan)室、財團和學術合(he)作伙伴(ban)合(he)作。臺(tai)(tai)積(ji)電(dian)(dian)的(de)SOT-MRAM探(tan)索(suo)由高(gao)速（<；2ns）二(er)進制內存(cun)解決方(fang)案(an)(an)驅動，該(gai)解決方(fang)案(an)(an)比傳統的(de)6T-SRAM解決方(fang)案(an)(an)密度(du)要(yao)大(da)得多，同時也更節能。2022年(nian)(nian)6月(yue)，臺(tai)(tai)灣(wan)工(gong)研院(yuan)宣布，其(qi)與臺(tai)(tai)積(ji)電(dian)(dian)合(he)作開發(fa)的(de)低壓電(dian)(dian)流SOT-MRAM，具有高(gao)寫(xie)(xie)入(ru)(ru)效率和低寫(xie)(xie)入(ru)(ru)電(dian)(dian)壓的(de)特點。工(gong)研院(yuan)表示，其(qi)SOT-MRAM實(shi)現(xian)了0.4納秒的(de)寫(xie)(xie)入(ru)(ru)速度(du)和7萬億次讀寫(xie)(xie)的(de)高(gao)耐久度(du)，還(huan)可提供超(chao)過10年(nian)(nian)的(de)數據存(cun)儲壽命。

RRAM

臺積電認為，AI和(he)IoT所(suo)組成(cheng)的(de)(de)強大(da)組合(he)AIoT，可(ke)(ke)能會在未來幾年(nian)推(tui)動半導體行業(ye)的(de)(de)增長。高能效機器學習需要具(ju)有(you)低(di)功耗的(de)(de)大(da)容量片(pian)上存(cun)儲器。它(ta)可(ke)(ke)以同時支持(chi) 1T1R（1 個晶體管(guan) + 1RRAM）和(he) 1S1R（1 個選擇器 + 1RRAM）陣列架(jia)(jia)構(gou)。與傳統的(de)(de)1T1R架(jia)(jia)構(gou)相比，1S1R架(jia)(jia)構(gou)可(ke)(ke)以實現更(geng)高的(de)(de)密度并(bing)實現3D集成(cheng)。2020年(nian)臺積電開始生產28nm電阻隨機存(cun)取存(cun)儲器（RRAM），這是(shi)臺積電為價格(ge)敏(min)感的(de)(de)物聯網(wang)市場所(suo)開發的(de)(de)低(di)成(cheng)本解決方(fang)案。

2022年11月25日，英(ying)(ying)飛(fei)凌(ling)和臺積電宣布，兩家公司準備將(jiang)臺積電的(de)(de)RRAM非易失性存儲器 （NVM） 技術(shu)(shu)引(yin)入(ru)英(ying)(ying)飛(fei)凌(ling)的(de)(de)下一(yi)代(dai)AURIX？微控制器 （MCU），首批基(ji)于28納(na)米(mi) RRAM 技術(shu)(shu)的(de)(de)樣品將(jiang)于2023年底提供給客(ke)戶(hu)。目前，市場上的(de)(de)大多(duo)數 MCU系列(lie)都基(ji)于嵌入(ru)式閃(shan)存技術(shu)(shu)。RRAM的(de)(de)引(yin)入(ru)對(dui)MCU來說(shuo)是一(yi)項新的(de)(de)革(ge)新，RRAM NVM可以進(jin)一(yi)步擴(kuo)展到 28 納(na)米(mi)及以上。臺積電和英(ying)(ying)飛(fei)凌(ling)成功為在汽車領域引(yin)入(ru)RRAM奠(dian)定(ding)了基(ji)礎。

臺積電還在繼續探索新的(de)RRAM材料堆棧及(ji)其密(mi)度驅(qu)動集(ji)成，以及(ji)可變感知電路設計和編程結構，以實現(xian)面向AIoT應用的(de)高密(mi)度嵌入式RRAM解決方案選(xuan)項(xiang)。

PCRAM

相變(bian)隨機存(cun)(cun)儲(chu)器(qi)（PCRAM）是一種基于硫化物(wu)玻璃的(de)非(fei)易失性存(cun)(cun)儲(chu)器(qi)。通過(guo)控(kong)制焦(jiao)耳(er)加熱和(he)淬火(huo)，PCRAM在(zai)非(fei)晶(jing)(jing)(jing)態(tai)（高電(dian)阻）和(he)晶(jing)(jing)(jing)體態(tai)（低(di)電(dian)阻）之間過(guo)渡的(de)電(dian)阻。存(cun)(cun)儲(chu)器(qi)的(de)電(dian)阻狀態(tai)在(zai)很大程度上與非(fei)晶(jing)(jing)(jing)態(tai)區域的(de)大小及其(qi)可(ke)(ke)控(kong)性和(he)穩定性有(you)關。這使(shi)得PCRAM細胞獨特地能夠存(cun)(cun)儲(chu)多個(ge)狀態(tai)（電(dian)阻），從而具有(you)比傳統二(er)進(jin)制存(cun)(cun)儲(chu)器(qi)更高的(de)有(you)效細胞密度的(de)潛力。PCRAM可(ke)(ke)以(yi)支持陣列(lie)配置，包(bao)括一個(ge)晶(jing)(jing)(jing)體管和(he)一個(ge)存(cun)(cun)儲(chu)器(qi)（1T1R）陣列(lie)和(he)密度更大的(de)一個(ge)選擇(ze)器(qi)和(he)一個(ge)存(cun)(cun)儲(chu)器(qi)（1S1R）陣列(lie)。

相變存(cun)(cun)儲器(qi)具(ju)有很有前途(tu)的(de)(de)多級(ji)單元 （MLC） 功(gong)能，可滿足神經(jing)形(xing)態和內(nei)存(cun)(cun)計算應(ying)用(yong)(yong)中不(bu)斷增長的(de)(de)片上存(cun)(cun)儲器(qi)容量(liang)需求(qiu)。臺(tai)積電一直在探索PCRAM材料、電池結(jie)構和專用(yong)(yong)電路(lu)設計，以實現AI和ML的(de)(de)近內(nei)存(cun)(cun)和內(nei)存(cun)(cun)計算。臺(tai)積電的(de)(de)一篇論文中指出，他們提出了三種(zhong)新穎的(de)(de) MLC PCM 技術：1）設備需求(qiu)平(ping)衡，2）基于預(yu)測(ce)的(de)(de)MSB偏置參考，3）位優先布局，以解決神經(jing)網絡應(ying)用(yong)(yong)中的(de)(de) MLC 設備挑戰。使用(yong)(yong)測(ce)量(liang)的(de)(de) MLC 誤碼率，所提出的(de)(de)技術可以將(jiang) MLC PCM 保(bao)留(liu)時(shi)間(jian)提高105倍，同時(shi)將(jiang)ResNet-20推理精(jing)度(du)下(xia)降保(bao)持在3%以內(nei)，并在存(cun)(cun)在時(shi)間(jian)阻力漂移的(de)(de)情況下(xia)，將(jiang)CIFAR-100數據集的(de)(de)精(jing)度(du)下(xia)降減少 91% （10.8X）。如下(xia)圖所示。

臺積電(dian)在PCRAM上(shang)的研究（圖源(yuan)：IEEE）

Ferroelectrics

2011年在摻雜HfO2 ALD多(duo)晶(jing)薄膜(mo)（<；10 nm）中(zhong)發現鐵電性(xing)(xing)（FE）引發了學術界(jie)、研(yan)究機(ji)構和工業界(jie)的大量研(yan)究。其主要原(yuan)因有：一，鐵電材(cai)料可與當前的CMOS加工工藝(yi)兼容；二，鐵電材(cai)料高速（<；100 ns）和低開(kai)關能量操作(zuo)使(shi)FE存(cun)儲(chu)單元成為新興非易失性(xing)(xing)存(cun)儲(chu)應用的重要探(tan)索課題。除了具有兩種穩定極(ji)(ji)(ji)化狀態(tai)的典型記憶單元外，由于(yu)存(cun)在多(duo)個(ge)極(ji)(ji)(ji)化域的多(duo)個(ge)有效極(ji)(ji)(ji)化狀態(tai)，FE記憶單元也具有潛(qian)在的適用性(xing)(xing)，用于(yu)AI/ML模(mo)擬(ni)突(tu)觸，這也已在多(duo)晶(jing)鐵電薄膜(mo)的文獻中(zhong)得到證明。

臺積電正在探(tan)索鐵電薄膜(mo)和堆疊及(ji)(ji)其可(ke)(ke)控(kong)性(xing)(xing)、狀態保持性(xing)(xing)、持久性(xing)(xing)和可(ke)(ke)擴(kuo)展性(xing)(xing)，以實現(xian)與先進(jin)CMOS技術集成的(de)高(gao)密度(du)、高(gao)容量數(shu)字存儲器。臺積電表(biao)示，重復循(xun)環(huan)后殘余極(ji)化的(de)退化是可(ke)(ke)靠性(xing)(xing)的(de)主要(yao)問題，下圖是鐵電 HfZrO 的(de)疲(pi)勞表(biao)征及(ji)(ji)其恢(hui)復行為進(jin)行的(de)研(yan)究。

鐵電(dian)HfZrO的疲(pi)勞表征及其恢復(fu)行為（圖源：IEEE）

選擇器（Selector）

但是要實現高效能和節能的(de)高密度非易失性存(cun)儲(chu)器(qi)，除了上述這幾大新型的(de)存(cun)儲(chu)材(cai)料(liao)之(zhi)外，臺積電還在索新的(de)選(xuan)擇(ze)器(qi)材(cai)料(liao)、器(qi)件和工藝。

選(xuan)擇(ze)器(qi)(qi)(qi)(qi)是一種兩端裝置(zhi)，它在(zai)高(gao)于特定(ding)電(dian)壓時(shi)開(kai)啟，否則保持關閉狀(zhuang)態。可(ke)以通過使(shi)用1S1R 結(jie)構（1個(ge)選(xuan)擇(ze)器(qi)(qi)(qi)(qi)+1個(ge)存(cun)(cun)儲(chu)器(qi)(qi)(qi)(qi)配對(dui)）作(zuo)為構建塊來(lai)實現高(gao)密度(du)存(cun)(cun)儲(chu)器(qi)(qi)(qi)(qi)架(jia)構（例如交叉(cha)點陣列）。當這樣的(de)存(cun)(cun)儲(chu)器(qi)(qi)(qi)(qi)陣列被適當地偏(pian)置(zhi)以操作(zuo)選(xuan)定(ding)的(de)存(cun)(cun)儲(chu)器(qi)(qi)(qi)(qi)單元(yuan)時(shi)，來(lai)自(zi)未選(xuan)定(ding)的(de)存(cun)(cun)儲(chu)器(qi)(qi)(qi)(qi)單元(yuan)的(de)潛行電(dian)流可(ke)以被串聯連接到每(mei)個(ge)存(cun)(cun)儲(chu)器(qi)(qi)(qi)(qi)單元(yuan)的(de)選(xuan)擇(ze)器(qi)(qi)(qi)(qi)消除。為實現高(gao)性(xing)能，開(kai)發符合特定(ding)非易(yi)失性(xing)存(cun)(cun)儲(chu)器(qi)(qi)(qi)(qi)特性(xing)的(de)選(xuan)擇(ze)器(qi)(qi)(qi)(qi)至關重要。

選擇器的(de)(de)關鍵要求包括通態(tai)與(yu)(yu)斷態(tai)電流比（非(fei)線性）、高通態(tai)電流密度(du)、快速開關速度(du)、高耐力(li)循環、高熱(re)穩定性、易于工藝(yi)集(ji)成、以及與(yu)(yu)存(cun)儲元件的(de)(de)操作兼容性。

目前業界正在研(yan)究四種主要類型的(de)選(xuan)擇器：Ovonic閾(yu)值開(kai)關 （OTS）、金屬-離(li)子閾(yu)值開(kai)關、絕緣體-金屬過渡(du)和(he)隧道勢壘類型。使用OTS選(xuan)擇器和(he) PCRAM 的(de)交叉(cha)點(dian)存儲(chu)器陣列作為(wei)存儲(chu)級存儲(chu)器已經投入(ru)生產，但(dan)仍有(you)很大的(de)改進(jin)空間(jian)。高(gao)工作電(dian)(dian)壓(ya)是關鍵問題之一(yi)(yi)。為(wei)了更有(you)效地與(yu)邏輯(ji)平臺一(yi)(yi)起工作，選(xuan)擇器和(he)非易失(shi)性(xing)存儲(chu)單元的(de)總工作電(dian)(dian)壓(ya)應與(yu)邏輯(ji)平臺電(dian)(dian)源電(dian)(dian)壓(ya)兼(jian)容（例如，高(gao)級節點(dian)為(wei) 1.5V）。

低壓(ya)選擇器(qi)對于(yu)高密度非易失性(xing)存(cun)儲器(qi)的(de)(de)(de)(de)低功耗操作(zuo)至關重要(yao)。臺(tai)積(ji)電的(de)(de)(de)(de)一項研究中(zhong)表明(ming)，基于(yu)無砷硫族(zu)材料的(de)(de)(de)(de)選擇器(qi)在閾值電壓(ya)~1.3V和泄(xie)漏電流~5nA的(de)(de)(de)(de)情況下，具(ju)有超(chao)過10 11個循環的(de)(de)(de)(de)高壽命。耐(nai)久性(xing)的(de)(de)(de)(de)提高歸因于(yu)適當的(de)(de)(de)(de)摻(chan)雜(za)劑抑(yi)制相(xiang)分(fen)離(li)，形成(cheng)更穩定(ding)的(de)(de)(de)(de)非晶網絡(luo)。

臺積(ji)電基于無砷硫族化(hua)物材(cai)料的選擇器

（圖源：IEEE）

寫在最后

就(jiu)目前新(xin)(xin)型存儲(chu)(chu)的(de)(de)商用化(hua)(hua)進(jin)度來看，臺積電(dian)(dian)和英飛凌基于RRAM合(he)作(zuo)的(de)(de)MCU算是比較快(kuai)的(de)(de)革新(xin)(xin)進(jin)展，RRAM將有望(wang)成為閃存的(de)(de)替(ti)代(dai)品。過去(qu)幾乎所有的(de)(de)MCU細分市場都(dou)(dou)使用NOR Flash，但是閃存的(de)(de)微縮(suo)(suo)化(hua)(hua)步伐完全趕(gan)不上CMOS邏輯(ji)的(de)(de)微縮(suo)(suo)，閃存MCU的(de)(de)量(liang)產代(dai)際仍停留在(zai)40nm節點，而MCU卻已經開始向(xiang)28nm邁進(jin)，而且到了22nm世代(dai)以后(hou)，CMOS邏輯(ji)的(de)(de)晶體(ti)管(guan)走(zou)向(xiang)FinFET立體(ti)化(hua)(hua)，閃存的(de)(de)MCU研發技(ji)術(shu)將極其困難。所有的(de)(de)新(xin)(xin)技(ji)術(shu)都(dou)(dou)需要(yao)各個產業(ye)鏈(lian)的(de)(de)通力支持，臺積電(dian)(dian)作(zuo)為晶圓代(dai)工這(zhe)一產業(ye)鏈(lian)上的(de)(de)重要(yao)角(jiao)色(se)，在(zai)推動新(xin)(xin)型存儲(chu)(chu)發展方面起著(zhu)很(hen)大(da)的(de)(de)作(zuo)用。

而(er)MRAM則(ze)有望成(cheng)為SRAM的(de)(de)(de)替(ti)代品。臺(tai)(tai)(tai)積電(dian)作(zuo)為先進(jin)工藝界的(de)(de)(de)帶頭人，早就感知到(dao)了(le)SRAM的(de)(de)(de)微縮(suo)進(jin)入(ru)極(ji)限。此前，臺(tai)(tai)(tai)積電(dian)的(de)(de)(de)一(yi)篇論文中表示，SRAM的(de)(de)(de)微縮(suo)似乎已經完全崩潰。據(ju)WikiChip的(de)(de)(de)報道(dao)，在(zai)2022年的(de)(de)(de)第(di)68屆年度IEEE國際電(dian)子器件會議 （IEDM） 上，臺(tai)(tai)(tai)積電(dian)談(tan)到(dao)其新的(de)(de)(de)N3節點中高密度SRAM位(wei)單元大(da)(da)小根(gen)本沒有縮(suo)小，在(zai)0.021μm2處與他們的(de)(de)(de)N5節點的(de)(de)(de)bitcell大(da)(da)小完全相同。然而(er)，在(zai)0.0199μm2，它(ta)只(zhi)有5%的(de)(de)(de)縮(suo)放(fang)（或0.95倍(bei)(bei)收縮(suo)）。也就是(shi)說(shuo)，臺(tai)(tai)(tai)積電(dian)的(de)(de)(de)N3B和(he)(he)N3E雖都提供了(le)1.6倍(bei)(bei)和(he)(he)1.7倍(bei)(bei)的(de)(de)(de)芯(xin)片級晶體管(guan)縮(suo)放(fang)，但(dan)SRAM卻只(zhi)有1倍(bei)(bei)和(he)(he)1.05倍(bei)(bei)的(de)(de)(de)縮(suo)放(fang)。所以對(dui)MRAM，臺(tai)(tai)(tai)積電(dian)進(jin)行了(le)多種研究性嘗(chang)試(shi)。

從(cong)臺(tai)(tai)積電的布(bu)局中可(ke)以看出，臺(tai)(tai)積電采取的是“廣撒網，遍撈魚”的策(ce)略，對所有(you)的新(xin)型存(cun)儲技術都進行探(tan)索，因為每個新(xin)型存(cun)儲技術都有(you)其(qi)獨到的優勢，未(wei)來在(zai)存(cun)儲領(ling)域不一(yi)定只有(you)一(yi)個贏家。

（本文內容編譯自臺積電。）