2018高清国产一区二区三区-国产黄色视频免费在线观看-欧美激情欧美精品一区二区-免费国产一级片内射老妇

2023年(nian)(nian)3月24日，半導(dao)體行業先驅、英特(te)爾(er)聯合創始人、“摩(mo)(mo)爾(er)定律”提(ti)出(chu)者戈登(deng)·摩(mo)(mo)爾(er)在他夏威夷的(de)家中去(qu)世(shi)，享年(nian)(nian)94歲(sui)。伴隨(sui)著戈登(deng)·摩(mo)(mo)爾(er)的(de)去(qu)世(shi)，似乎他提(ti)出(chu)的(de)摩(mo)(mo)爾(er)定律也正(zheng)在逐漸成為歷史長河(he)中的(de)一個(ge)名詞(ci)。

而現實也似乎(hu)確實如此(ci)，近年來(lai)，伴(ban)隨著半導體(ti)行(xing)業的(de)(de)制程(cheng)工藝即將(jiang)逼近物理極限(xian)，帶來(lai)的(de)(de)就是每一代晶體(ti)管密(mi)度的(de)(de)增速在(zai)放緩，芯片主頻(pin)的(de)(de)提升速度更慢(man)，性能的(de)(de)改善越來(lai)越難。

這一切的現(xian)實(shi)，看起(qi)來都在(zai)印(yin)證一件(jian)事——摩爾定律正逐(zhu)漸邁向最后(hou)極限。

也正(zheng)是在這樣的背景下，英偉達的創始人、CEO黃仁勛(xun)表示，以(yi)類似成本(ben)實現兩倍業(ye)績預(yu)期對于芯片行(xing)業(ye)來(lai)說已(yi)成為過去(qu)，“簡而言之，摩爾定律已(yi)經死了(le)。”

但是，也有科技巨頭并不(bu)這么認為，在(zai)IntelInnovation2022的(de)開幕活(huo)動上，英特(te)爾現任CEO帕特(te)·基辛格聲嘶力竭(jie)地表示，“摩爾定律”沒(mei)有死，它(ta)還活(huo)得好(hao)好(hao)的(de)。

而(er)與英特爾(er)持有同樣態度的(de)，還(huan)有英偉達的(de)老(lao)對手AMD。最近，蘇姿豐在接受(shou)《巴倫周(zhou)刊》的(de)采訪(fang)中，她明確地(di)表示，摩爾(er)定律當(dang)(dang)前并未消亡，只是有所放緩，當(dang)(dang)前我們需(xu)要采取不同的(de)方(fang)式(shi)來克服性能、效率和成本上的(de)挑戰。

她提到(dao)：“晶(jing)體(ti)管成本的(de)增加、密度提高(gao)帶來的(de)改進，每一代的(de)綜合性能(neng)提升可能(neng)都不大，但我們通(tong)過不斷(duan)地(di)更迭，一步一步地(di)向前邁(mai)進。我們今天在3nm方面(mian)做(zuo)了很多工作，也(ye)在研究2nm，將繼(ji)續(xu)使用Chiplet這類結構來繞過摩爾(er)定律(lv)的(de)一些挑(tiao)戰。”

那么，為(wei)(wei)什么說黃仁(ren)勛認(ren)為(wei)(wei)摩(mo)爾(er)(er)定律已經死了？為(wei)(wei)什么英特(te)爾(er)(er)、AMD、臺積電等巨頭卻(que)因Chiplet技術而信心滿(man)滿(man)？在3nm工(gong)(gong)藝良(liang)率不(bu)(bu)高、1nm及(ji)以下工(gong)(gong)藝尚不(bu)(bu)明朗的(de)(de)(de)情況下，Chiplet又是怎(zen)樣掀起一(yi)場(chang)架構創(chuang)新層(ceng)面(mian)的(de)(de)(de)革命？對(dui)我(wo)國被卡脖子(zi)的(de)(de)(de)芯(xin)片(pian)企業又有多大的(de)(de)(de)幫助呢？

本文(wen)將以(yi)Chiplet走(zou)到臺前的原因，國際各大廠商應用狀(zhuang)況，國內受益產業(ye)鏈及相關公司的順序展開，以(yi)期(qi)為(wei)讀者展現新(xin)技術的發(fa)展狀(zhuang)況及投資機會。

1

Chiplet走到(dao)臺前，是(shi)一種必(bi)然

從(cong)1987年的(de)(de)1um制(zhi)程到2015年的(de)(de)14nm制(zhi)程的(de)(de)發展歷程中，集成(cheng)電(dian)路制(zhi)程的(de)(de)迭代(dai)大致符合(he)“摩爾定律”的(de)(de)規律，隨著工藝進(jin)步(bu)，集成(cheng)電(dian)路上晶體管密度(du)不(bu)斷提升(sheng)，驅動計算機性能保持幾何級(ji)數增長，而性能的(de)(de)快(kuai)速提升(sheng)也推(tui)動了芯片價(jia)格迅速下降。

但自2015年(nian)以來，集成(cheng)電路(lu)先進(jin)制程(cheng)的發(fa)展開始放(fang)緩，7nm、5nm、3nm制程(cheng)的量產進(jin)度均(jun)落后于預期。

而隨(sui)著臺(tai)積(ji)電(dian)宣(xuan)布2nm制程(cheng)工藝實現突(tu)破，量(liang)子物理的影(ying)響(xiang)也逐漸(jian)顯著了(le)起來，現有集成電(dian)路制程(cheng)工藝已經(jing)接(jie)近(jin)了(le)物理尺(chi)寸的極限(xian)，因此很難進(jin)一(yi)步往(wang)前推進(jin)，摩(mo)爾定律發展(zhan)陷入瓶頸(jing)，行業也正式(shi)進(jin)入了(le)“后摩(mo)爾時代”。

而(er)在(zai)量(liang)子物理(li)效應極大地(di)制約了摩爾定(ding)律的(de)正常延(yan)續(xu)外，先進制程推進所帶(dai)來(lai)的(de)經濟效益也正在(zai)銳減。

根據IBS報(bao)告，以(yi)全(quan)球(qiu)某領先智能手機公(gong)司(si)為例(li)，其晶(jing)體管的(de)生產成本(ben)在16nm工藝節點(dian)下為每10億個(ge)晶(jing)體管4.98美(mei)元，而7nm工藝節點(dian)下為2.65美(mei)元。但是整體來說(shuo)，摩爾定律持續推進所帶(dai)來的(de)成本(ben)下降正在逐步放緩，并(bing)逐漸難(nan)以(yi)覆蓋(gai)昂貴研發(fa)成本(ben)的(de)投入(ru)。

那么，在摩(mo)爾定律的經濟效益(yi)快速降低(di)、先進制程(cheng)難以突(tu)破物理極限的情況下，集(ji)成電(dian)路產(chan)業就只能(neng)止步不前了嗎？

答案自然是否(fou)，在先(xian)(xian)進(jin)制(zhi)程之外(wai)，先(xian)(xian)進(jin)封裝與架構(gou)創新同樣(yang)能(neng)夠在一定程度上(shang)彌補先(xian)(xian)進(jin)制(zhi)程的(de)缺(que)失，使(shi)用面積(ji)和(he)芯片的(de)堆(dui)疊來(lai)換取(qu)算力和(he)性能(neng)，而這就需(xu)要(yao)引入系(xi)統(tong)級別的(de)新設計理念，而Chiplet便是其(qi)中之一。

作為先進封裝技術的代表，Chiplet走向了和傳(chuan)統SoC完全不(bu)同的道路。

隨著對芯片性能的要求(qiu)日益提高，傳統單片SoC變得太(tai)大且成本過(guo)高，良率風(feng)險也逐漸攀升(sheng)。在(zai)此背景下(xia)，集(ji)成電路產業開始思考(kao)將不同(tong)工藝(yi)的模塊化芯片進(jin)行組合封裝。

Chiplet將復雜SoC芯片拆解成一組具有單獨(du)功(gong)能的小芯片單元die（裸片），通過die-to-die將模塊(kuai)芯片和(he)底層基(ji)礎芯片封裝組合在(zai)一起，可(ke)以降低成本，減少(shao)浪費，并(bing)大(da)大(da)改善可(ke)靠性。

而其(qi)底(di)層的實現(xian)(xian)原理與搭積木相(xiang)仿，從設計時就按(an)照不(bu)同的計算(suan)單(dan)元或功能單(dan)元對(dui)其(qi)進(jin)行分解，然后每個單(dan)元選擇最適合的工藝(yi)制程進(jin)行制造(zao)(zao)，再將這(zhe)些(xie)模(mo)塊化的裸片(pian)互聯起來，通過先進(jin)封裝技術，將不(bu)同功能、不(bu)同工藝(yi)制造(zao)(zao)的Chiplet封裝成一個系統芯(xin)片(pian)，以實現(xian)(xian)一種新形式的IP復用(yong)。

與傳統(tong)的SoC相比(bi)，Chiplet在(zai)設(she)計靈活度、設(she)計與生產(chan)成本、上市周(zhou)期等方面有著明顯的優勢(shi)。

首先，Chiplet在很大程度上降(jiang)低芯片設計(ji)的復雜程度，有效降(jiang)低研發(fa)與設計(ji)成本(ben)。

Chiplet芯(xin)粒設計靈活，且(qie)可重(zhong)復使用(yong)，可以僅對芯(xin)片上(shang)的(de)部分單元(yuan)進行(xing)選擇(ze)性選代，即可制作(zuo)出(chu)下一代產(chan)品(pin)，加速產(chan)品(pin)上(shang)市周(zhou)期。并(bing)且(qie)，Chiplet通過采用(yong)已知合(he)格(ge)裸片進行(xing)組合(he)，也(ye)能有效縮短芯(xin)片的(de)研發(fa)周(zhou)期及節省研發(fa)投入。

據(ju)悉，設計28nm芯(xin)片的(de)(de)平均成(cheng)本為4000萬(wan)美(mei)元，設計7nm芯(xin)片的(de)(de)成(cheng)本上升(sheng)至2.17億美(mei)元。而TheLinleyGroup的(de)(de)白皮書中提(ti)出，Chiplet技術可以將大型(xing)7nm設計的(de)(de)成(cheng)本降低25%。

其次，Chiplet能夠(gou)顯著提高大型(xing)芯片(pian)的良率，降本增(zeng)效。

傳統的(de)(de)(de)SoC將多個(ge)(ge)不同類型計(ji)算任務的(de)(de)(de)計(ji)算單(dan)元(yuan)以光刻形式(shi)集成在同一(yi)片晶(jing)圓(yuan)上，隨著先進(jin)(jin)制(zhi)程不斷(duan)推進(jin)(jin)，單(dan)位面(mian)積上集成的(de)(de)(de)晶(jing)體管(guan)數量越來越多，芯(xin)片生產中的(de)(de)(de)工藝(yi)誤(wu)差和加工缺陷顯得愈發明顯，也對制(zhi)造過程中的(de)(de)(de)芯(xin)片良率提(ti)出較高(gao)挑戰，因為一(yi)個(ge)(ge)微小的(de)(de)(de)缺陷就可能導(dao)致整個(ge)(ge)大芯(xin)片報廢。

而(er)Chiplet方(fang)案則通過將(jiang)(jiang)大(da)芯片(pian)(pian)(pian)分成更小的芯片(pian)(pian)(pian)的方(fang)法，將(jiang)(jiang)單一(yi)裸片(pian)(pian)(pian)面積做(zuo)小，這(zhe)樣就算有缺陷出現，也只會導致(zhi)缺陷所在位置的小芯片(pian)(pian)(pian)報廢(fei)，而(er)不(bu)會導致(zhi)整(zheng)個芯片(pian)(pian)(pian)無法使用(yong)，有效地提高了芯片(pian)(pian)(pian)的良率。

最(zui)后，Chiplet還可以通過(guo)更加(jia)更加(jia)合(he)適的制程選擇大幅(fu)降低芯片制造成本，縮短上市周期。

傳統SoC中的(de)每個邏(luo)輯計算單元對(dui)性能要求都(dou)很高(gao)，整體依(yi)賴先(xian)進(jin)制(zhi)(zhi)程，具有極高(gao)的(de)生產壁(bi)壘(lei)與制(zhi)(zhi)造(zao)成(cheng)本(ben)；Chiplet方案則可針對(dui)不(bu)同的(de)模塊采(cai)(cai)取不(bu)同合(he)(he)適的(de)制(zhi)(zhi)程，分別(bie)進(jin)行制(zhi)(zhi)造(zao)或是對(dui)外進(jin)行采(cai)(cai)購，最(zui)后(hou)采(cai)(cai)用先(xian)進(jin)的(de)封裝技術(shu)進(jin)行組(zu)裝，將(jiang)相對(dui)落后(hou)制(zhi)(zhi)程的(de)芯片與先(xian)進(jin)制(zhi)(zhi)程的(de)芯片相組(zu)合(he)(he)，大幅降低了(le)芯片的(de)制(zhi)(zhi)造(zao)成(cheng)本(ben)。

此外，還可以對不同芯片進行分(fen)別選(xuan)擇性地迭(die)代，而迭(die)代部分(fen)裸芯片后便可制作出下一代產品，大幅縮短產品上市周(zhou)期。

進(jin)入后摩爾時代，SoC開(kai)始在供電(dian)、功耗(hao)和散熱(re)等方(fang)面力有不逮(dai)、設(she)計生產全流程(cheng)成本大(da)幅(fu)增(zeng)加、制程(cheng)工藝接近(jin)極限之時，Chiplet作為(wei)當下較最關注的半導(dao)體(ti)發展(zhan)方(fang)向之一，能(neng)夠有效(xiao)降低能(neng)夠有效(xiao)降低芯片設(she)計與制造的門(men)檻，或將(jiang)成為(wei)未來十數(shu)年(nian)中下提升芯片集成度與算力的重要途徑。

2

蘋果華為英特爾AMD

力推Chiplet產品化(hua)落地(di)

在如此多(duo)的(de)優勢(shi)之下，Chiplet自然(ran)得到了(le)(le)眾多(duo)國際巨頭的(de)青(qing)睞(lai)，而Chiplet技術(shu)的(de)內部，也(ye)分為(wei)了(le)(le)兩大技術(shu)門派。

一類是基(ji)于功能劃分到多個Chiplets，而每(mei)個Chiplet不包含完整功能集合，而是通過(guo)不同Chiplets組合封裝(zhuang)實(shi)現不同類型的產(chan)品，其中(zhong)的主(zhu)流代(dai)表有華為的HuaweiLego架構與超威(wei)半導體的AMDZen2/3架構。

而另一類則是每個(ge)Chiplet中(zhong)都包含(han)較為獨立完整的(de)(de)功能集合，通過多個(ge)Chiplets級聯來獲(huo)得性能的(de)(de)線性增長，其中(zhong)的(de)(de)主流代表(biao)有蘋果(guo)的(de)(de)AppleM1Ultra和英特爾的(de)(de)IntelSapphireRapids。

其中，AMD作為引領Chiplet風(feng)潮、產品(pin)化進度最快的(de)廠(chang)商，其自2019年的(de)Zen2架構(gou)便開始采(cai)用Chiplet技術，基于Zen2架構(gou)的(de)產品(pin)在單/多核(he)處(chu)理能力上(shang)均(jun)有很大提(ti)升，能耗比改善明顯。

使(shi)用了Chiplet技術(shu)的第二(er)代(dai)霄龍處理器與(yu)第一代(dai)相比(bi)，核數(shu)(shu)增加(jia)了100%，晶(jing)體(ti)管(guan)數(shu)(shu)增加(jia)了102%至380億，而硅片面積僅增加(jia)了18%，這充分顯示(shi)了7nm制(zhi)程下高密度優勢。此外，第二(er)代(dai)的整(zheng)數(shu)(shu)和浮點運算性(xing)能也分別提升(sheng)了144%和97%。

此后，AMD也(ye)聯手(shou)臺(tai)積(ji)電，借助臺(tai)積(ji)電先(xian)進的封裝工藝，共同推出了(le)3DChiplet產品(pin)，并于2022年推出了(le)RDNA3架構(gou)的7000系顯(xian)卡，而這也(ye)是史上第一款采用Chiplet技術(shu)的GPU。

在3DChiplet技術的(de)支撐下，AMD產(chan)品的(de)競(jing)(jing)爭力逐漸提升，近兩年來(lai)，AMD旗艦(jian)CPU、GPU的(de)性能不斷提升，雖然(ran)與英特(te)爾相(xiang)比仍有所欠缺(que)，但市場中已經基本形成了兩大寡頭競(jing)(jing)爭的(de)局(ju)面(mian)。

同(tong)時，AMD旗下(xia)含Chiplet技術(shu)的CPU產品銷量占比(bi)不(bu)斷提(ti)高，在2021年10月至(zhi)(zhi)2022年12月間，從約(yue)80%上升至(zhi)(zhi)97%，讓(rang)AMD成為了(le)Chiplet技術(shu)當之無愧的代言人。

而在(zai)AMD之外，英特爾基(ji)于IDM優勢，也(ye)積累了較為完整(zheng)的互連技術(shu)優勢。

基于IDM的制造優勢，英特爾(er)開發了EMIB（全方位互連(lian)硅(gui)橋）和(he)Foveros兩(liang)種封裝技(ji)術(shu)，分別對應橫向和(he)縱向之間的連(lian)接。英特爾(er)FPGA芯片Stratix10最早(zao)采用了EMIB支持(chi)的Chiplet技(ji)術(shu)。

2023年，英特爾基于Chiplet技(ji)術發布了第(di)四代至強(qiang)可擴展處理器(qi)和至強(qiang)CPUMax，以及數據中心GPUMax。

至強CPUMax擁有56個性能(neng)核，內核的(de)4個小芯片(pian)使用(yong)EMIB連(lian)接，進行自然語言處理時高(gao)帶寬(kuan)內存優勢可提(ti)升20倍性能(neng)。而數據中心GPUMax是(shi)英特爾針對高(gao)性能(neng)計算加(jia)速設計的(de)第一(yi)(yi)款GPU產品，一(yi)(yi)個封裝(zhuang)中有超過1000億個晶體(ti)管，擁有47個不同的(de)塊和(he)高(gao)達128GB的(de)內存。

在(zai)主攻(gong)PC端的廠(chang)商之(zhi)外，蘋果也采(cai)用了UltraFusion的架(jia)構，成功(gong)實(shi)現高速互連。

2022年3月，蘋果推出(chu)的(de)(de)M1Ultra芯(xin)片，又一(yi)次(ci)觸動了芯(xin)片界的(de)(de)游戲規則。該(gai)是迄今(jin)為止蘋果最(zui)強大的(de)(de)芯(xin)片，盡管很(hen)多(duo)計(ji)算芯(xin)片已采用(yong)Chiplet技術提升性能，但蘋果的(de)(de)“拼裝貨”M1Ultra卻還是讓PC界震撼(han)。

M1Ultra支(zhi)持高(gao)(gao)達(da)128GB的(de)高(gao)(gao)帶寬、低(di)延遲統一(yi)內存，支(zhi)持20個(ge)CPU核(he)心、64個(ge)GPU核(he)心和32核(he)神(shen)經(jing)網絡引擎，每秒可(ke)運(yun)行(xing)高(gao)(gao)達(da)22萬(wan)億次運(yun)算，提供的(de)GPU性能是蘋果(guo)M1芯(xin)片(pian)的(de)8倍，提供的(de)GPU性能比最新(xin)的(de)16核(he)PC臺式(shi)機還高(gao)(gao)90%，而達(da)到(dao)峰值性能時的(de)功(gong)耗(hao)則要低(di)100瓦。

而根據M1Ultra發布的(de)UltraFusion圖示，以(yi)及(ji)蘋果及(ji)其代(dai)(dai)工廠臺(tai)積(ji)(ji)電的(de)公開(kai)專(zhuan)利和(he)論文來看(kan)，本次M1Ultra芯片的(de)UltraFusion架(jia)構(gou)，應是(shi)基(ji)于臺(tai)積(ji)(ji)電第五代(dai)(dai)CoWoSChiplet技術的(de)互(hu)連架(jia)構(gou)，也(ye)正是(shi)臺(tai)積(ji)(ji)電在Chiplet技術中(zhong)擁(yong)有如(ru)此先進(jin)的(de)制造、封(feng)裝(zhuang)工藝，才(cai)得(de)以(yi)實(shi)現蘋果的(de)新架(jia)構(gou)，進(jin)而震撼業界。

可以(yi)(yi)毫不(bu)夸張地說，正是因(yin)為各大(da)廠(chang)(chang)商(shang)不(bu)斷進行的Chiplet架構領域的研(yan)(yan)究(jiu)，還有以(yi)(yi)臺積電為代表等廠(chang)(chang)商(shang)持續推制造工(gong)藝，才讓近年來硬件圈仍(reng)能保(bao)持較快的發展速度，而未(wei)來對(dui)Chiplet的研(yan)(yan)究(jiu)，也將繼續推進下去(qu)。

3

Chiplet，通富微電(dian)和芯原股份的(de)機會(hui)？

在國(guo)際巨(ju)頭(tou)們紛紛入局的情況下，國(guo)內自(zi)然也有所涉足，但對(dui)于(yu)我國(guo)來說(shuo)，Chiplet不(bu)僅(jin)僅(jin)意味著尖端(duan)技術的推(tui)進，還意味著國(guo)產現有半導體制(zhi)造能力的提升(sheng)。

我們在與華(hua)為(wei)負責先(xian)進(jin)封(feng)(feng)測核心技(ji)術的(de)(de)部門(men)研(yan)發總監的(de)(de)交流中，對方表示，對于中國半導體產(chan)業(ye)來(lai)說，Chiplet技(ji)術是在短期內最有(you)(you)機會破局先(xian)進(jin)制程限制的(de)(de)路線(xian)。但(dan)(dan)雖然相當于換到(dao)了一個新(xin)的(de)(de)賽道(dao)，有(you)(you)了更(geng)多的(de)(de)機會，但(dan)(dan)整(zheng)體上來(lai)說國內仍然需要加(jia)速追(zhui)趕(gan)，其中封(feng)(feng)裝作(zuo)為(wei)最有(you)(you)機會的(de)(de)產(chan)業(ye)鏈環節，涌(yong)現了眾多優(you)秀的(de)(de)國產(chan)廠商與投資(zi)機會。

先進封(feng)裝技術是Chiplet實施(shi)的基礎和前提(ti)，而近年來(lai)我國封(feng)測行(xing)業(ye)穩步(bu)發展，快速成長。

目(mu)前我國(guo)集(ji)成(cheng)電(dian)(dian)(dian)路(lu)領(ling)(ling)域(yu)整體(ti)國(guo)產自給率(lv)較低，尤其是半導體(ti)設備、材料與晶(jing)圓制造等環節，與國(guo)際(ji)領(ling)(ling)先水(shui)平差距較大，而封(feng)測(ce)(ce)為我國(guo)集(ji)成(cheng)電(dian)(dian)(dian)路(lu)領(ling)(ling)域(yu)最具國(guo)際(ji)競爭力的環節，2022年(nian)，中國(guo)大陸有4家企業進入全球封(feng)測(ce)(ce)廠商前十名，分別為長電(dian)(dian)(dian)科技、通富微電(dian)(dian)(dian)、華天科技和智(zhi)路(lu)封(feng)測(ce)(ce)。

而其中，通(tong)富微電作(zuo)為深度綁定AMD的廠商，近年來業績(ji)快(kuai)速(su)增長。

通富微電(dian)主要提供集成(cheng)電(dian)路設計仿真，圓片中測(ce)(ce)，封裝，成(cheng)品測(ce)(ce)試，系統級(ji)測(ce)(ce)試等(deng)一站式服務，在2022的全(quan)球(qiu)封測(ce)(ce)廠商中排名第五(wu)。公司封裝類型齊全(quan)，涵(han)蓋框架類封裝、基板類封裝、晶(jing)圓級(ji)封裝及COG、COF和SIP等(deng)，可以應用于眾多(duo)消費、使用場景。

而(er)得益(yi)于技(ji)術的領先，通富(fu)微電目前(qian)已與(yu)AMD、英(ying)飛凌(ling)、意法半導體、聯發(fa)科(ke)、長(chang)江(jiang)存(cun)儲等國內外細分領域(yu)頭部廠商建立了長(chang)期穩定(ding)(ding)的合(he)作關(guan)系。而(er)作為深度綁(bang)定(ding)(ding)AMD的封測廠商，通富(fu)微電的業績，也伴隨AMD崛起快(kuai)速(su)增長(chang)。

根據與(yu)通富(fu)微電相關人士的交流(liu)，奇偶派得知(zhi)AMDGPU80%都是由通富(fu)微電來進行封測，AMD全系列產(chan)品占到了公司收入的五(wu)成(cheng)之上。

通富微電于2016年成(cheng)功收購了(le)AMD蘇州及AMD馬來(lai)西亞(ya)檳城各85%股權，與AMD形成(cheng)了(le)“合資+合作”的強強聯合模式(shi)，在深度鎖(suo)定了(le)AMD供應(ying)鏈并(bing)占據AMD封測(ce)訂單大部分份(fen)額的同時(shi)，積(ji)極承(cheng)接國內(nei)外客戶高端產品的封測(ce)業務，進一步增(zeng)強了(le)公司(si)業績確(que)定性。

通富微(wei)電營收圖

資料(liao)來源(yuan)：choice，東方財富證*研究所

而在Chiplet技(ji)術方面(mian)，通(tong)富微電提前(qian)進行了2.5D/3D等先進封(feng)裝技(ji)術布(bu)局，公司目前(qian)已(yi)建成國內頂級超大尺寸FCBGA研發平臺與2.5D/3D封(feng)裝平臺，各項技(ji)術布(bu)局進展順利。

目前，已經開(kai)始大規模生產(chan)(chan)Chiplet產(chan)(chan)品(pin)(pin)，工藝節點方面，7nm產(chan)(chan)品(pin)(pin)成(cheng)功(gong)實現量產(chan)(chan)，5nm產(chan)(chan)品(pin)(pin)也完成(cheng)了(le)研發，進入(ru)量產(chan)(chan)前夕，隨著AMD采用(yong)Chiplet技術的新產(chan)(chan)品(pin)(pin)陸續(xu)發布，公(gong)司(si)有望充分受益。

而在封測(ce)之外，上游的半導(dao)體IP在IC設(she)計中(zhong)，也起著(zhu)不可或(huo)缺的作用(yong)。

半導體(ti)IP是指集成電路設(she)(she)計(ji)中預先設(she)(she)計(ji)、驗證好(hao)的功能(neng)模塊(kuai)，位于IC設(she)(she)計(ji)上游，提(ti)供SoC所需的核(he)心(xin)功能(neng)模塊(kuai)，該環節(jie)擁有技(ji)術密集度高、知識產權集中、商業價值(zhi)昂貴等特征，是集成電路設(she)(she)計(ji)產業的核(he)心(xin)產業要(yao)素和競(jing)爭力體(ti)現。

Chiplet則開啟了(le)新(xin)型IP復用模式(shi)，將硅片(pian)級別(bie)的IP進行復用，大(da)(da)大(da)(da)降低了(le)開發(fa)時間、提高了(le)產品良率與重復使用率，同時也(ye)給(gei)予了(le)芯片(pian)IP公司新(xin)的發(fa)展機遇(yu)。

而在(zai)國內，芯原股份作為業(ye)內的佼佼者，或將借Chiplet技術快速發展。

芯原股(gu)份是國內領先的一站式芯片定(ding)制(zhi)服(fu)務和半導體IP授權服(fu)務企業，在全球(qiu)(qiu)半導體IP授權供應商(shang)中(zhong)排名第(di)七(qi)，而IP種(zhong)類與成長(chang)率在全球(qiu)(qiu)前(qian)七(qi)中(zhong)排名均為前(qian)二。

芯原(yuan)有六(liu)大(da)核心處(chu)(chu)理(li)器(qi)(qi)IP，分別為圖(tu)形處(chu)(chu)理(li)器(qi)(qi)IP、神經(jing)網絡處(chu)(chu)理(li)器(qi)(qi)IP、視頻處(chu)(chu)理(li)器(qi)(qi)IP、數字信(xin)號處(chu)(chu)理(li)器(qi)(qi)IP、圖(tu)像信(xin)號處(chu)(chu)理(li)器(qi)(qi)IP和(he)顯示處(chu)(chu)理(li)器(qi)(qi)IP，此外還有1400多(duo)個(ge)數模混合IP和(he)射(she)頻IP。

而在Chiplet領域的(de)探(tan)索上，芯(xin)原股(gu)份(fen)在極(ji)早期便前(qian)瞻性布局IP芯(xin)片(pian)化，目前(qian)公司(si)已(yi)經推出(chu)了基于Chiplet架(jia)構(gou)所設(she)計的(de)高端應(ying)用處(chu)理器平臺(tai)，該平臺(tai)12nmSoC版(ban)本(ben)已(yi)完成流片(pian)和驗(yan)證，并正在進行(xing)Chiplet版(ban)本(ben)的(de)迭代。

此外，芯原還(huan)是中(zhong)國大陸首個加(jia)入UCIe產(chan)業(ye)聯盟(meng)的企業(ye)，也意味著受到了國際Chiplet“聯盟(meng)”的認(ren)可(ke)。未(wei)來(lai)，利用Chiplet技術進(jin)行IP芯片(pian)化有望讓公司充分受益(yi)于(yu)尖端技術發展，帶(dai)來(lai)全新商業(ye)模(mo)式。

4

寫在最后

進入后摩(mo)爾時代后，當先進制程難以推動硬(ying)件設備快速(su)發展(zhan)之(zhi)時，Chiplet技術已經成為(wei)半導體行(xing)業(ye)的重要發展(zhan)趨勢之(zhi)一。據研究機構Omdia數據顯(xian)示，全球Chiplet處理器(qi)芯片市場規模預計到(dao)2024年達58億美元，而到(dao)2035年將突破(po)570億美元。

而對于國(guo)內來說，在先進(jin)(jin)制程(cheng)發展(zhan)被封鎖，難(nan)以快速推進(jin)(jin)的(de)情況下，Chiplet也為國(guo)產替(ti)代開辟了新思路(lu)，有望提(ti)升(sheng)中(zhong)國(guo)集成電(dian)路(lu)產業綜合競(jing)爭力，成為我國(guo)集成電(dian)路(lu)產業逆境中(zhong)的(de)突(tu)破口之一。

而在這(zhe)個產業(ye)發展疊加封鎖突破(po)的(de)大背景下，國(guo)內相關產業(ye)鏈也將迎來(lai)價值(zhi)重(zhong)塑，產業(ye)鏈中(zhong)的(de)相關公(gong)司本就實(shi)力(li)充(chong)足，也必會在本次更換賽(sai)道的(de)發展中(zhong)躋身國(guo)際(ji)龍頭，尋找到新的(de)業(ye)績增長空間。